bithub.co.kr Engineering실험Timermode > bithub2 | bithub.co.kr report

Engineering실험Timermode > bithub2

본문 바로가기

뒤로가기 bithub2

Engineering실험Timermode

페이지 정보

작성일 23-01-11 01:36

본문




Download : 공학실험Timermode.hwp





Engineering실험Timermode


공학실험Timermode에 대하여 조사하였습니다.
TxL 레지스터의 넘침은 타이머 1 제어 레지스터 T1CON의 인터럽트 대기 비트 TAIP를 자동적으로 1로 설정한다.
TxH가 넘치면 타미어 1 제어 레지스터 T1CON의 인터럽트 대기 표시기 TxIP가 자동적으로 1로 설정됐다. 재장전이 TxH레지스터의 내용을 바꾸지는 않는다.

[표] 타이머 1제어 레지스터
타이머 1 제어 레지스터 T0CON
비트
이름
기능
1
0
RW
리셋값
0
TCE
타이머 C실행
실행
정지
W
0
1
TDE
타이머 D실행
실행
정지
R/W
0
2
TCIE
타이머 C인터럽트 허용
허용
금지
W
0
3
TDIE
타이머 D인터럽트 허용
허용
금지
W
0
4
TCIP
타이머 C인터럽트 대기
대기중
없음
W
0
5
TDIP
타이머 D인터럽트 대기
대기중
없음
W
0
6
-



W
0
7
BSEL
보레이트 선택
2배
일반
W
0



[그림] 타이머 1 모드 0

1.1. 모드 1(16비트 타이머)
모드 1은 타이머 1을 16비트 타이머로 설정하여
TxH와 TxL을 직렬로 연결한다.
TxH가 넘치면 타이머1 제어 레지스터 T1CON의 인터럽트 대기 표시기 TxIP가 자동적으로 1로 설정된다된다.


1.3. 모드 3(2개의 8비트 타이머)
모드 0, 1, 2와는 달리, 모드 3에서 타이머 C는 2개의 8비트 타이머로, 동작하지만 타이머 D는 동작하지 않는다.공학실험Timermode , 공학실험Timermode공학기술레포트 ,
다.
타이머 C는 TL과 TCH레지스터가 독립된 2개의 8비트 타이머로 동작한다.레포트/공학기술


공학실험Timermode_hwp_01.gif 공학실험Timermode_hwp_02.gif 공학실험Timermode_hwp_03.gif 공학실험Timermode_hwp_04.gif 공학실험Timermode_hwp_05.gif 공학실험Timermode_hwp_06.gif
설명







순서

Download : 공학실험Timermode.hwp( 95 )



TxL레지스터의 아래쪽 5비트인 32분주기의 넘침이 TxH 레지스터를 증가시킨다.


1.2. 모드 2(자동 재장전 8비트 타이머)
모드 2는 타이머 1을 1개의 8비트 타이머 TxL 레지스터로 설정하고, TxL이 넘치면 TxH 레지스터에 미리 저장된 값으로 TxL을 자동 재장전한다.
선택된 입력이 TxL을 증가시킨다. 둘 사이의 …(省略)






Engineering실험Timermode
,공학기술,레포트
Engineering실험Timermode에 대하여 조사하였습니다.
전체 41,668건 1 페이지
해당자료의 저작권은 각 업로더에게 있습니다.

evga.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
Copyright © bithub.co.kr. All rights reserved.
PC 버전으로 보기